Zynq 7020 SoC を使いこなす
ALPHA250は、Zynq 7020 SoCを中心に構築されたプログラマブルボードです。
14ビットADCと16ビットDACを搭載し、250MSPSで100MHzのRFフロントエンドを備えています。
RFチャネルは、デュアルPLL、超低ジッタクロックジェネレータによってクロック駆動されます。
4チャネル24ビットADCと4チャネル16ビットDACを搭載しています。
このボードには、包括的なオープンソースのFPGA/Linuxリファレンス・デザインが付属しています。
- 12V 1.5A電源付属
- マイクロSDカード(OSインストール済み)付属
プログラマブルロジック、プロセッサ、メモリ
プログラマブルロジック、プロセッサ、メモリ
ALPHA250 | ALPHA250-4 | |
---|---|---|
システムオンチップ | Zynq 7020 XC7Z020-2CLG400I | Zynq 7020 XC7Z020-2CLG400I |
メモリ | 512 MB of DDR3L SDRAM | 512 MB of DDR3L SDRAM |
プロセッサ | ARM dual-core CPU (Cortex-A9) | ARM dual-core CPU (Cortex-A9) |
100 MHz低ノイズRFフロントエンド
ALPHA250 | ALPHA250-4 | |
---|---|---|
RF ADC | 2 channels, 14-bit, 250 Msps, DC coupled | 4 channels, 14-bit, 250 Msps, DC coupled |
RF DAC | 2 channels, 16-bit, 250 Msps, DC coupled | - |
入力-出力間レイテンシ | 90 ns | - |
入力 / 出力 | 1 Vpp, 50 Ω | 1 Vpp, 50 Ω |
RF ADC、DAC、FPGA用超低ジッタークロック
ALPHA250 | ALPHA250-4 | |
---|---|---|
クロック・ジェネレータ | Dual loop PLL, 100-fs RMS jitter (12 kHz to 20 MHz) | Dual loop PLL, 100-fs RMS jitter (12 kHz to 20 MHz) |
オンボードVCXO | 160 dBc / Hz @10 kHz | 160 dBc / Hz @10 kHz |
リファレンス・クロック入力 | FPGA, external clock or internal crystal oscillator | FPGA, external clock or internal crystal oscillator |
オンボードTCXO | 10 MHz, 280 ppb | 10 MHz, 280 ppb |
高精度アナログ・モニタリングと制御
ALPHA250 | ALPHA250-4 | |
---|---|---|
高精度ADC | 4 channels, 24-bit | 4 channels, 24-bit |
高精度DAC | 4 channels, 16-bit | 4 channels, 16-bit |
電圧リファレンス | 2.5 V, low-drift (3 ppm/°C) | 2.5 V, low-drift (3 ppm/°C) |
温度センサ | ±0.2 ℃ accuracy | ±0.2 ℃ accuracy |
その他
ALPHA250 | ALPHA250-4 | |
---|---|---|
コネクティビティ | 10/100/1000 Ethernet, USB 2.0, USB-UART | 10/100/1000 Ethernet, USB 2.0, USB-UART |
汎用I/O | 3V3 16 FPGA I/Os, 8 user LEDs | 1V8 16 FPGA I/Os, 8 user LEDs |
大きさ | 113 mm x 108 mm x 27 mm | 113 mm x 108 mm x 27 mm |
動作温度 | -10 ℃ ~ 60 ℃ | -10 ℃ ~ 60 ℃ |
ソフトウェア
ALPHA250 | ALPHA250-4 | |
---|---|---|
OS | Ubuntu 16.04 | Ubuntu 16.04 |
Reference designs | FFT Analyzer, ADC / DAC with BRAMs, ADC / DAC with DMA, Phase noise analyzer, Loopback |
FFT Analyzer, ADC with BRAMs |
動画一覧
Zynq for DSP training part 1
Zynq for DSP training part 2
Zynq for DSP training part 3
技術資料
- データシート
- ユーザーガイド
- 外観図
- ALPHA250 3D model (STEP)
- 外観図 ベースプレート付き
- ALPHA250 + Baseplate 3D model (STEP)
- Ubuntu OS image for ALPHA250 (V0.22)
- Ubuntu OS image for ALPHA250-4 (V0.22)
- Reference designs
- Koheron SDK
この製品に関するお問合せフォーム
フォームが表示されるまでしばらくお待ちください。
しばらくお待ちいただいてもフォームが表示されない場合、恐れ入りますが こちら までお問合せください。